Leiterplatte & KiCad
Der komplette Weg vom Schaltplan zur bestückten Platine mit KiCad 10: Bibliotheken und Footprints, Lagenaufbau, Leiterbahnbreite nach IPC, Masseführung, Signalintegrität, Fertigungsdaten und Bestellung.
01 / 10Start & Workflow
Der Weg vom Schaltplan zur bestückten Platine ist heute in wenigen Tagen und für zweistellige Eurobeträge machbar. Was ihn scheitern lässt, sind selten die Werkzeuge — es sind vergessene Fußabdrücke, falsche Bauformen und ein Layout, das erst beim Einschalten auffällt.
Der Ablauf
Anforderungen festhalten
Versorgungsspannungen, Ströme, Schnittstellen, Umgebungsbedingungen, mechanische Randbedingungen. Eine halbe Seite reicht — aber sie muss vor dem ersten Bauteil stehen.Blockschaltbild
Welche Baugruppen gibt es, was fließt zwischen ihnen? Erst danach die Bauteile auswählen.Bauteile auswählen und Verfügbarkeit prüfen
Vor dem Zeichnen. Ein Bauteil, das erst in 40 Wochen lieferbar ist, macht das schönste Layout wertlos.Schaltplan zeichnen
Lesbar gegliedert, mit Werten, Toleranzen und Bauformen. Der Schaltplan ist die Dokumentation, die man in fünf Jahren noch versteht.Elektrische Regelprüfung (ERC)
Unverbundene Pins, doppelte Bezeichner, Ausgänge gegeneinander — der Prüflauf findet in Sekunden, was sonst Stunden kostet.Footprints zuordnen und prüfen
Jedes Bauteil gegen das Datenblatt kontrollieren. Der häufigste teure Fehler ist ein falscher oder gespiegelter Fußabdruck.Platzieren
Nach Funktionsgruppen und Signalfluss. Das Platzieren entscheidet über 80 % der Layoutqualität, das Routen nur über den Rest.Routen
Erst Versorgung und kritische Signale, dann der Rest. Massefläche durchgehend halten.Entwurfsregelprüfung (DRC)
Gegen die Fertigungsvorgaben des gewählten Herstellers, nicht gegen die Voreinstellung.Fertigungsdaten erzeugen und bestellen
Gerber oder das native Format des Herstellers, Bohrdaten, Bestückungsdaten, Stückliste.Bestücken, prüfen, in Betrieb nehmen
Mit Strombegrenzung, Baugruppe für Baugruppe.Landkarte
🧿KiCad 10
Aufbau, Projektstruktur, Bibliotheken, die wichtigsten Werkzeuge.
📐Schaltplan
Gliederung, Bezeichner, Netzlabels, ERC, typische Fehler.
📦Bauformen
SMD-Größen, Gehäuse, Footprints prüfen, Handbestückbarkeit.
🥞Lagenaufbau
Zwei, vier oder sechs Lagen; Material, Kupferdicke, Kosten.
📏Leiterbahnbreite
Strombelastbarkeit nach IPC-2221 und IPC-2152, mit Rechner.
🗺️Layout-Regeln
Masseführung, Abblockung, Abstände, Wärme, mechanische Randbedingungen.
📶Signalintegrität
Wellenwiderstand, Terminierung, Längenausgleich, differentielle Paare.
🏭Fertigung
Gerber, Bohrdaten, Oberflächen, DFM, Bestellablauf.
🔬Bestückung
Von Hand oder maschinell, Erstinbetriebnahme, Fehlersuche.
Was eine Platine kostet
| Variante | Größenordnung | Anmerkung |
|---|---|---|
| 2 Lagen, 100 × 100 mm, 5 Stück | 2–10 € | Standard-Sammelfertigung; Versand ist oft teurer als die Platinen |
| 4 Lagen, 100 × 100 mm, 5 Stück | 10–30 € | Der Aufpreis ist so gering, dass sich vier Lagen fast immer lohnen |
| Bestückung einseitig, 5 Stück | 30–100 € plus Bauteile | Einrichtekosten je Bauteiltyp dominieren bei kleinen Stückzahlen |
| Schablone für Lotpaste | 5–20 € | Lohnt ab drei Platinen, wenn selbst mit Heißluft oder Heizplatte bestückt wird |
| Expressfertigung | Faktor 2–4 | Selten nötig — der Zeitgewinn liegt meist bei zwei bis drei Tagen |
Realistische Planung: Standardfertigung 7–14 Tage bis zur Lieferung; mit der zweiten Runde, die praktisch jeder erste Entwurf braucht, vier bis sechs Wochen bis zur funktionierenden Baugruppe. Deshalb Prüfpunkte, Reservebauteile und Trennstellen einplanen.
Grundlage dieses Moduls
- KiCad Dokumentation — Handbücher zu Schaltplan, Layout und den Rechnerwerkzeugen, auch auf Deutsch.
- IPC-2221B (Generic Standard on Printed Board Design) und IPC-2152 (Standard for Determining Current Carrying Capacity).
- Henry W. Ott, Electromagnetic Compatibility Engineering, Kapitel zu Leiterplattenlayout.
- Rick Hartley, Vorträge zu Masseführung und Rückstrompfaden — frei auf YouTube, für Layoutfragen die klarste verfügbare Darstellung.
- Löten und Nacharbeit im Detail: Löten.
02 / 10KiCad 10 im Überblick
KiCad ist seit Jahren die naheliegende Wahl für eigene Leiterplatten: quelloffen, ohne Größen- oder Lagenbegrenzung, ohne Lizenzbindung an eine Cloud. Die aktuelle stabile Reihe ist 10.0 (Erstveröffentlichung im März 2026).
Die Programmteile
| Teil | Aufgabe | Dateiendung |
|---|---|---|
| Projektverwaltung | Klammer um alle Dateien | .kicad_pro |
| Schaltplaneditor | Schaltung zeichnen, Bauteile zuordnen, ERC | .kicad_sch |
| Symboleditor | Eigene Schaltplansymbole | .kicad_sym |
| Layouteditor | Platzieren, Routen, DRC, Fertigungsdaten | .kicad_pcb |
| Footprinteditor | Eigene Fußabdrücke | .kicad_mod |
| Gerber-Betrachter | Fertigungsdaten prüfen, bevor sie rausgehen | — |
| 3D-Ansicht | Mechanische Prüfung, Export nach STEP | — |
| Rechnerwerkzeuge | Leiterbahnbreite, Wellenwiderstand, Spannungsteiler, E-Reihen, Farbcode | — |
Alle KiCad-Dateien sind Textdateien — Projekte gehören deshalb in Git: Änderungen als Diff, Schaltplan, Layout, Stückliste und Firmware im selben Repository.
Bibliotheken verstehen
Symbol
Das Schaltplanbild mit den Anschlüssen und ihren elektrischen Typen (Eingang, Ausgang, Versorgung, passiv). Die Typen wertet die elektrische Regelprüfung aus.
Footprint
Die Kupferflächen, Lötstoppmaske, Pastenmaske, Bestückungsdruck und die Umrisse auf der Platine. Hier entstehen die teuersten Fehler.
3D-Modell
Nur für die visuelle und mechanische Prüfung. Wichtig, wenn ein Gehäuse dazukommt.
Eigene Bibliothek anlegen
Projektspezifische oder eigene Bauteile in eine eigene Bibliothek, die mit dem Projekt versioniert wird. Sonst fehlt bei einem Rechnerwechsel plötzlich ein Symbol.
Jeden Footprint gegen das Datenblatt prüfen. Auch die mitgelieferten Bibliotheken sind nicht unfehlbar. Fünf Minuten je kritischem Bauteil — gegen zwei Wochen Wartezeit auf eine neue Platine. Prüfablauf: Bauformen → Footprints prüfen.
Werkzeuge, die man kennen sollte
| Werkzeug | Nutzen |
|---|---|
| Elektrische Regelprüfung (ERC) | Findet nicht angeschlossene Pins, gegeneinander treibende Ausgänge, fehlende Stromversorgungssymbole |
| Entwurfsregelprüfung (DRC) | Prüft Abstände, Bahnbreiten, Bohrungen gegen die eingestellten Randbedingungen. Vor der Fertigung muss sie fehlerfrei durchlaufen |
| Randbedingungen (Design Rules) | Vorgaben des Fertigers eintragen: minimale Leiterbahnbreite, Abstand, Bohrdurchmesser, Ringbreite. Nicht die Voreinstellung übernehmen |
| Netzklassen | Unterschiedliche Regeln je Netzgruppe — breitere Bahnen und größere Abstände für Leistungsnetze, definierter Wellenwiderstand für schnelle Signale |
| Interaktives Routen mit Schieben | Bestehende Bahnen weichen aus, statt zu blockieren. Spart sehr viel Zeit |
| Differentielle Paare | Zwei Netze mit den Endungen _P und _N werden gemeinsam geroutet, mit Längenausgleich |
| Length Tuning | Mäander zum Ausgleich von Laufzeitunterschieden bei parallelen Bussen |
| Rechnerwerkzeuge | Leiterbahnbreite nach IPC, Microstrip- und Streifenleitungsimpedanz, Via-Belastbarkeit — direkt eingebaut |
| 3D-Betrachter und STEP-Export | Prüfen, ob die Baugruppe ins Gehäuse passt, bevor beides gefertigt wird |
Alternativen und wann sie passen
| Werkzeug | Kosten | Charakter |
|---|---|---|
| KiCad | kostenlos, quelloffen | Voller Funktionsumfang, keine Begrenzungen, Textformate, aktive Entwicklung. Für praktisch alles die richtige Wahl |
| EasyEDA | kostenlos, cloudbasiert | Sehr niedrige Einstiegshürde, direkt an LCSC und JLCPCB angebunden. Abhängigkeit von einem Anbieter |
| Eagle | eingestellt | In Fusion aufgegangen. Ältere Projekte lassen sich nach KiCad importieren |
| Altium Designer | sehr teuer | Industriestandard für große Entwürfe, ausgereiftes Bibliotheks- und Variantenmanagement |
| Horizon EDA / LibrePCB | kostenlos | Interessante Ansätze, kleinere Nutzerbasis |
Der erste Entwurf — was man üben sollte
Etwas Kleines, das man wirklich braucht
Ein Breakout-Board für einen Sensor, ein Adapter, eine Verteilplatine. Nicht das ambitionierte Projekt als Erstversuch.Nur bekannte Bauformen verwenden
0805 oder 0603 für Passive, SOIC statt QFN, Stiftleisten im 2,54-mm-Raster. Handbestückbar bleiben.Zwei Lagen mit durchgehender Massefläche unten
Reicht für den Anfang und vermittelt die wichtigste Layoutregel gleich mit.Reichlich Prüfpunkte und Beschriftung
Jede Versorgung, jedes wichtige Signal auf einen Testpunkt. Bauteilwerte im Bestückungsdruck.Gerber-Dateien im Betrachter prüfen
Vor dem Absenden Lage für Lage ansehen. Fehlende Lötstoppmaske oder eine falsche Bohrdatei fallen dort sofort auf.Quellen
- docs.kicad.org — offizielle Handbücher, mehrsprachig.
- KiCad-Blog mit den Versionshinweisen zur 10.0-Reihe.
- KiCad-Forum — sehr aktiv und hilfsbereit.
- Contextual Electronics und Phil's Lab (YouTube) — durchgängige Projektvideos von der Idee bis zur bestückten Platine.
03 / 10Schaltplan sauber zeichnen
Der Schaltplan ist die eigentliche Dokumentation einer Baugruppe. Ein Layout kann man neu machen, eine Firmware neu schreiben — aber wenn niemand mehr versteht, warum dieser Widerstand dort sitzt, ist die Schaltung verloren. Lesbarkeit ist deshalb keine Kosmetik.
Gliederung
Signalfluss von links nach rechts
Eingänge links, Verarbeitung in der Mitte, Ausgänge rechts. Versorgung oben, Masse unten. Diese Konvention macht jeden Plan sofort lesbar.Nach Funktionsgruppen aufteilen
Bei mehr als etwa dreißig Bauteilen auf mehrere Blätter: Versorgung, Mikrocontroller, Analogteil, Schnittstellen, Leistungsteil. Ein Übersichtsblatt mit Hierarchie oben.Netzlabels statt langer Leitungen
Ein LabelVBUS oder SPI_SCK ist lesbarer als eine Leitung quer über das Blatt. Aber: Labels sparsam und eindeutig benennen, sonst entstehen unbeabsichtigte Verbindungen.Werte, Toleranzen und Bauformen eintragen
Nicht nur „100n“, sondern „100 nF / 50 V / X7R / 0603“. Diese Angaben landen in der Stückliste und sparen später Rückfragen.Kommentare in den Plan
Warum 4,7 kΩ und nicht 10 kΩ? Warum diese Diode? Ein Textfeld daneben ist die billigste Dokumentation, die es gibt.Bezeichner nach Norm
| Kürzel | Bauteil | Kürzel | Bauteil |
|---|---|---|---|
| R | Widerstand | U | Integrierte Schaltung |
| C | Kondensator | Q | Transistor |
| L | Spule, Drossel | D | Diode, LED |
| J | Steckverbinder | Y | Quarz, Oszillator |
| SW | Schalter, Taster | F | Sicherung |
| TP | Prüfpunkt | K | Relais |
| FB | Ferritperle | MH | Bohrung, Befestigung |
Nummerierung blattweise: R101–R199 auf Blatt 1, R201–R299 auf Blatt 2 — in KiCad per blattweiser Annotation. Die Kürzel folgen der in EDA-Werkzeugen üblichen Konvention (IEEE 315 / ASME Y14.44).
Was in jeden Schaltplan gehört
Abblockkondensatoren
100 nF an jedem Versorgungspin jedes ICs. Zusätzlich 1–10 µF je Versorgungszweig. Sie gehören in den Plan, auch wenn sie „selbstverständlich“ sind — was nicht gezeichnet ist, wird nicht bestückt.
Prüfpunkte
Jede Versorgung, Reset, wichtige Signale. Ein Pad mit 1 mm Durchmesser kostet nichts und spart bei der Fehlersuche viel.
Programmier- und Debug-Anschluss
SWD oder JTAG, mit Masse und Reset. Auch wenn ein Bootloader vorgesehen ist — wenn der nicht startet, ist SWD der einzige Weg hinein.
Reservebauteile
Nicht bestückte Plätze (DNP) für einen zusätzlichen Widerstand, eine Brücke, einen Kondensator. Damit lässt sich eine Fehlentscheidung ohne neue Platine korrigieren.
Verpolschutz und Sicherung
Am Eingang jeder Versorgung. Ein verpoltes Netzteil ist der häufigste Weg, eine fertige Baugruppe zu zerstören.
Status-LED
Eine LED an der Versorgung und eine am Controller. Beim ersten Einschalten die schnellste Rückmeldung überhaupt.
Pull-Widerstände
An Reset, an Boot-Pins, an I²C-Leitungen, an Enable-Eingängen. Ein offener Enable-Pin führt zu Verhalten, das nicht reproduzierbar ist.
Kennzeichnung
Projektname, Version, Datum im Schriftfeld — und als Kupfer- oder Bestückungsdrucktext auf der Platine selbst.
Elektrische Regelprüfung sinnvoll nutzen
| Meldung | Bedeutung | Vorgehen |
|---|---|---|
| Pin nicht verbunden | Ein Anschluss hängt in der Luft | Verbinden oder ausdrücklich als „nicht angeschlossen“ markieren — nie einfach ignorieren |
| Zwei Ausgänge verbunden | Zwei Treiber am selben Netz | Ist meist ein echter Fehler. Bei Open-Drain den Pin-Typ im Symbol korrigieren |
| Netz ohne treibenden Anschluss | Ein Netz hat nur Eingänge | Fehlende Versorgung oder vergessener Anschluss |
| Versorgungsnetz nicht getrieben | Kein Stromversorgungssymbol am Netz | PWR_FLAG setzen, wo die Versorgung von außen kommt |
| Doppelte Bezeichner | Zwei Bauteile heißen gleich | Neu annotieren |
Die ERC auf null Meldungen bringen — auch die harmlosen. Wer sich an eine Liste mit zwanzig „bekannten“ Warnungen gewöhnt, übersieht die einundzwanzigste, die ein echter Fehler ist. Bewusste Ausnahmen im Werkzeug als solche markieren, statt sie zu ignorieren.
Stückliste (BOM)
| Spalte | Inhalt | Warum |
|---|---|---|
| Bezeichner | R101, C205, … | Zuordnung zur Platine |
| Wert | 10k, 100n, STM32G431CBT6 | — |
| Bauform | 0603, SOT-23, LQFP-48 | Muss zum Footprint passen |
| Spezifikation | 50 V, X7R, 1 % | Ohne diese Angabe wird das falsche Bauteil bestellt |
| Hersteller und Teilenummer | MPN | Der einzige eindeutige Bezug. Wer nur „100n 0603“ schreibt, bekommt irgendetwas |
| Bezugsquelle und Bestellnummer | Mouser, Digi-Key, LCSC | Für die Nachbestellung in zwei Jahren |
| Nicht bestücken (DNP) | Kennzeichnung | Reserveplätze müssen als solche erkennbar sein |
Für Bestückungsdienstleister zusätzlich nötig: die Positionsdatei (Centroid/Pick-and-Place, KiCad: Datei → Fertigungsdaten). Zu Drehwinkeln und Polarität: Fertigung → Bestückung durch den Fertiger.
Typische Schaltplanfehler
Was regelmäßig passiert
- Pin 1 im Footprint anders als im Datenblatt
- Netzlabel verschrieben — zwei Netze, die verbunden sein sollten, sind es nicht
- Kondensator mit zu geringer Spannungsfestigkeit
- Enable- oder Reset-Pin offen gelassen
- Massepin des ICs vergessen (bei Bausteinen mit Kühlpad unter dem Gehäuse üblich)
- Spannungsregler ohne die im Datenblatt geforderten Kondensatoren
- LED ohne Vorwiderstand
- Kristall ohne Lastkondensatoren oder mit falschen Werten
Was zuverlässig hilft
- Vor dem Layout jeden Baustein noch einmal gegen sein Datenblatt durchgehen
- Die Referenzschaltung aus dem Datenblatt als Ausgangspunkt nehmen
- Den Plan ausdrucken und mit dem Stift durchgehen — Fehler fallen auf Papier anders auf
- Jemanden drübersehen lassen, auch fachfremd: „Warum steht das hier?“ deckt viel auf
- Prüfliste anlegen und nach jedem Projekt ergänzen
Quellen
- IEC 60617 — Grafische Symbole für Schaltpläne; IEEE 315 / ASME Y14.44 — Referenzbezeichner (R, C, U, …); DIN EN IEC 81346 für Anlagen-Betriebsmittelkennzeichnung.
- KiCad Schematic Editor Manual — ERC, Hierarchien, Stücklistenerzeugung.
- Datenblätter mit Referenzschaltungen — bei Spannungsreglern und Funkmodulen sind sie verbindlich, nicht optional.
- Ergänzend zum Lesen von Schaltplänen: Elektronik 101 → Schaltplan lesen.
04 / 10Bauformen & Footprints
Die Bauform entscheidet, ob man die Platine selbst bestücken kann. 0805 und SOIC gehen mit Lötkolben und ruhiger Hand; 0402 und QFN brauchen Schablone, Lotpaste und Heißluft oder Reflow. Diese Entscheidung fällt beim Bauteilkauf, nicht beim Löten.
Passive Bauformen
| Bauform | Maße (mm) | Belastbarkeit | Handlötbar | Anmerkung |
|---|---|---|---|---|
| 2512 | 6,3 × 3,2 | 1 W | sehr gut | Leistungswiderstände, Shunts |
| 1206 | 3,2 × 1,6 | 0,25 W | sehr gut | Höhere Spannungsfestigkeit als kleinere Bauformen |
| 0805 | 2,0 × 1,25 | 0,125 W | gut | Der Einstiegskompromiss; für Prototypen ideal |
| 0603 | 1,6 × 0,8 | 0,1 W | machbar | Der heutige Standard in Serienprodukten |
| 0402 | 1,0 × 0,5 | 0,063 W | schwierig | Nur mit Mikroskop und Pinzette; sehr enge Toleranzen |
| 0201 und kleiner | 0,6 × 0,3 | 0,05 W | nein | Nur maschinell |
Praxisregel: 0805 für Handbestückung, 0603 sobald eine Schablone im Spiel ist; 0402 nur bei echtem Platzmangel. Ausnahme Abblockkondensatoren: kleinere Bauform = weniger Eigeninduktivität, elektrisch besser.
Halbleitergehäuse
| Gehäuse | Pins | Rastermaß | Handlötbar | Anmerkung |
|---|---|---|---|---|
| SOT-23 | 3–6 | 0,95 mm | gut | Transistoren, kleine Regler, Referenzen |
| SOIC / SO | 8–28 | 1,27 mm | sehr gut | Operationsverstärker, Logik, Speicher. Die gutmütigste SMD-Bauform |
| TSSOP | 8–56 | 0,65 mm | gut | Kompakter Nachfolger von SOIC |
| LQFP | 32–208 | 0,5–0,8 mm | machbar | Der Standard bei Mikrocontrollern. Mit Flussmittel und Abziehlitze gut beherrschbar |
| QFN / DFN | 6–68 | 0,4–0,65 mm | nur mit Heißluft oder Reflow | Keine sichtbaren Beinchen, Kühlpad unter dem Gehäuse. Kompakt und elektrisch gut, aber nicht nacharbeitbar ohne Werkzeug |
| BGA | 36–2000+ | 0,4–1,0 mm | nein | Braucht Reflow, meist vier Lagen und Vias-in-Pad. Nacharbeit nur mit Reballing |
| TO-220 / TO-263 (D²PAK) | 3 | — | sehr gut | Leistungshalbleiter, mit Kühlfahne |
| SOD-123 / SMA / SMB | 2 | — | gut | Dioden in aufsteigender Belastbarkeit |
Das Kühlpad unter QFN- und DFN-Gehäusen ist meist elektrisch mit Masse verbunden — und thermisch zwingend anzubinden. Ohne mehrere Vias unter dem Pad überhitzt der Baustein bei Nennlast. Gleichzeitig darf die Pastenmaske über dem Pad nicht vollflächig sein, sonst schwimmt das Bauteil beim Reflow auf. Übliche Lösung: mehrere kleinere Öffnungen mit etwa 50–70 % Flächendeckung.
Footprints prüfen
Maßzeichnung im Datenblatt aufschlagen
Nicht die Beispielabbildung, sondern die bemaßte Zeichnung mit den Toleranzen.Pad-Abstände nachmessen
Im Footprinteditor mit dem Messwerkzeug. Rastermaß und Gesamtbreite vergleichen.Pin 1 identifizieren
Der häufigste teure Fehler. Die Markierung im Bestückungsdruck muss mit der im Datenblatt übereinstimmen — und beide mit der Realität am Bauteil.Pad-Größe beurteilen
IPC-7351 unterscheidet drei Dichteklassen: Most (viel Platz, gut lötbar), Nominal, Least (dicht gepackt). Für Handbestückung die großzügigere Variante wählen.Bestückungsdruck prüfen
Umriss außerhalb der Pads, Pin-1-Markierung sichtbar, Bezeichner lesbar und nach dem Bestücken nicht verdeckt.3D-Ansicht kontrollieren
Ragt das Bauteil über den Platinenrand? Kollidiert es mit einem Nachbarn oder dem Gehäuse? Die Prüfung dauert Sekunden.Durchsteckmontage — wann sie noch sinnvoll ist
Weiterhin sinnvoll bei
- Steckverbindern, die mechanisch belastet werden
- Bauteilen, die Zug- oder Steckkräfte aufnehmen
- Großen Elkos und Übertragern
- Prototypen mit häufigem Bauteiltausch
- Alles, was auf einem Steckbrett vorprobiert wird
Nachteile
- Längere Anschlussbeine bedeuten mehr Induktivität — bei HF unbrauchbar
- Bohrungen unterbrechen Masseflächen auf allen Lagen
- Teurer in der maschinellen Fertigung
- Beidseitige Bestückung praktisch ausgeschlossen
Steckverbinder auswählen
| Typ | Raster | Strom | Einsatz |
|---|---|---|---|
| Stiftleiste 2,54 mm | 2,54 mm | bis 3 A | Prototypen, Erweiterungen, Jumper. Nicht rüttelfest ohne Verriegelung |
| JST-XH / -PH | 2,5 / 2,0 mm | 2–3 A | Verriegelt, verpolsicher; der Standard für interne Verbindungen |
| Molex Micro-Fit | 3,0 mm | bis 8,5 A | Leistungsverbindungen, verriegelt |
| Schraubklemme | 3,5 / 5,08 mm | bis 16 A | Feldverdrahtung, Anschluss durch den Anwender |
| Federkraftklemme | 3,5 / 5,0 mm | bis 10 A | Werkzeuglos, rüttelfest — im Feld die bessere Wahl |
| FFC/FPC | 0,5 / 1,0 mm | < 0,5 A | Displays, Kameras. Sehr flach, aber empfindlich |
| USB-C | — | bis 5 A | Mechanisch stark belastet — Typen mit Durchsteck-Verankerung wählen |
Verpolsicherheit einplanen: Was sich falsch stecken lässt, wird falsch gesteckt. Codierte Gehäuse, je Funktion eine andere Polzahl, Verpolschutz in der Schaltung.
Quellen
- IPC-7351B — Generic Requirements for Surface Mount Design and Land Pattern Standard, mit den drei Dichteklassen.
- IPC-7093 — Design and Assembly Process Implementation for Bottom Termination Components (QFN, DFN).
- JEDEC-Gehäusekennungen (MO-Serie) — die verbindlichen Maßangaben, auf die Datenblätter verweisen.
- Löttechnik zu den einzelnen Bauformen: Löten → SMD löten und Bauteile.
05 / 10Lagenaufbau & Material
Der Lagenaufbau entscheidet über Störfestigkeit, Wärmeabfuhr und Kosten. Die wichtigste Einzelentscheidung: eine durchgehende Massefläche direkt unter der Signallage. Vier Lagen kosten heute wenig mehr als zwei — und sie lösen den größten Teil aller Layoutprobleme, bevor sie entstehen.
Die üblichen Aufbauten
| Lagen | Typischer Aufbau | Eignung | Kosten |
|---|---|---|---|
| 1 | Nur Unterseite Kupfer | Sehr einfache Schaltungen, LED-Platinen, Aluminiumkern für Leistungs-LEDs | am günstigsten |
| 2 | Signal oben, Masse unten (möglichst durchgehend) | Bis etwa 50 MHz, unkritische Analogschaltungen, Sensorbaugruppen | gering |
| 4 | Signal – Masse – Versorgung – Signal | Der Standard. Mikrocontroller, Schaltregler, Busse, alles mit schnellen Flanken | etwa Faktor 1,5–3 gegenüber zwei Lagen |
| 6 | Signal – Masse – Signal – Signal – Masse – Signal | Dichte Entwürfe, mehrere Versorgungsspannungen, differentielle Hochgeschwindigkeitssignale | deutlich höher |
| 8+ | Mehrere Masse- und Versorgungslagen | BGA mit vielen Pins, HDI, komplexe Systeme | hoch |
Warum die Lage L2 als Masse so wichtig ist: Der Rückstrom eines schnellen Signals fließt bei hohen Frequenzen nicht den kürzesten Weg, sondern direkt unter der Leiterbahn — dort ist die Schleifenfläche minimal. Eine durchgehende Massefläche in geringem Abstand liefert diesen Pfad automatisch. Genau deshalb ist der Abstand L1 zu L2 klein (0,1–0,2 mm) und der dicke Kern liegt in der Mitte.
Materialien
| Material | ε_r | Verlustfaktor tan δ | T_g | Einsatz |
|---|---|---|---|---|
| FR4 Standard | 4,2–4,8 | 0,02 | 130–140 °C | Der Standard für praktisch alles bis einige GHz |
| FR4 High-Tg | 4,2–4,6 | 0,02 | 170–180 °C | Bleifreies Löten, mehrfache Reflow-Durchläufe, dickere Aufbauten |
| Rogers RO4003 | 3,38 | 0,0027 | > 280 °C | HF ab etwa 2 GHz, Antennen, Radar |
| Aluminiumkern (IMS) | — | — | — | Leistungs-LEDs, Treiberstufen — leitet Wärme direkt ab |
| Polyimid (flexibel) | 3,4 | 0,004 | — | Flexleiterplatten, Starrflex-Verbindungen |
ε_r von FR4 ist nicht konstant — es sinkt mit der Frequenz und schwankt mit Gewebe und Harzanteil. Bis etwa 1 GHz genügt 4,4 als Näherung; darüber Impedanzkontrolle beim Fertiger bestellen, der die passenden Bahnbreiten für seinen Aufbau liefert.
Kupferdicke
| Angabe | Dicke | Einsatz | Minimale Bahnbreite |
|---|---|---|---|
| 0,5 oz (18 µm) | 18 µm | Innenlagen, feine Strukturen | ≈ 0,075 mm |
| 1 oz (35 µm) | 35 µm | Der Standard | ≈ 0,1 mm |
| 2 oz (70 µm) | 70 µm | Ströme über etwa 5 A, Leistungsteile | ≈ 0,2 mm |
| 3–6 oz | 105–210 µm | Wechselrichter, Batteriemanagement | ≈ 0,3 mm und mehr |
Dickeres Kupfer erzwingt größere Mindestabstände (Ätz-Unterschneidung). Für punktuell hohe Ströme meist besser: Standardkupfer plus breite Bahnen, Kupferschiene oder verzinnte freigelegte Bahnen — siehe Leiterbahnbreite.
Durchkontaktierungen
| Typ | Verbindet | Kosten | Anmerkung |
|---|---|---|---|
| Durchgehendes Via | alle Lagen | Standard | Der Normalfall. Typisch 0,3 mm Bohrung, 0,6 mm Pad (≈ 0,15 mm Restring) |
| Blind Via | Außenlage zu einer Innenlage | deutlich höher | Nur bei HDI-Entwürfen nötig |
| Buried Via | zwei Innenlagen | hoch | Erfordert sequentielle Fertigung |
| Micro Via | benachbarte Lagen, lasergebohrt | hoch | Ab 0,1 mm; für feine BGA-Raster |
| Via in Pad | — | mittel | Muss verfüllt und überplattiert werden, sonst saugt es beim Löten die Paste weg |
| Thermal Via | Wärmeableitung unter Kühlpads | Standard | Mehrere kleine Vias (0,3 mm) im Raster von 1 mm sind wirksamer als wenige große |
Ein Via mit 0,3 mm Bohrung trägt etwa 1–1,5 A dauerhaft Für höhere Ströme mehrere Vias parallel setzen. Faustregel: je 1 A ein Via, plus Reserve.
Oberflächen
| Oberfläche | Ebenheit | Lagerfähigkeit | Kosten | Anmerkung |
|---|---|---|---|---|
| HASL bleifrei | schlecht | > 12 Monate | am günstigsten | Der Standard. Für feine Raster unter 0,5 mm ungeeignet, weil die Padoberfläche uneben ist |
| ENIG | sehr gut | > 12 Monate | Aufpreis | Gold über Nickel. Für BGA, QFN und feine Raster; auch optisch hochwertig |
| OSP | sehr gut | 3–6 Monate | günstig | Organischer Schutz. Nur einmal lötbar, empfindlich beim Hantieren |
| Immersionszinn | gut | 6 Monate | mittel | Für Einpresstechnik geeignet |
| Hartgold | sehr gut | — | hoch | Nur für Steckkontakte und Tastenfelder, nicht zum Löten |
Für eigene Projekte: HASL für einfache Platinen mit 0805 und Stiftleisten, ENIG sobald QFN, feine Raster oder BGA im Spiel sind — der Aufpreis liegt bei kleinen Platinen oft nur bei wenigen Euro und erspart erhebliche Lötprobleme. OSP nur, wenn die Platine zügig bestückt wird.
Quellen
- IPC-2221B und IPC-4101 (Basismaterialien).
- Fertigervorgaben: JLCPCB Capabilities, PCBWay, Aisler, Multi-CB — jeder Fertiger veröffentlicht seinen Standardaufbau.
- Rick Hartley, How to Achieve Proper Grounding — zur Bedeutung der Masselage und des Rückstrompfads.
- Rogers Corporation, Materialdatenblätter zu HF-Substraten.
06 / 10Leiterbahnbreite & Strom
Die Leiterbahnbreite folgt aus dem Strom und der zulässigen Erwärmung — nicht aus dem Gefühl. IPC-2221 ist die konservative klassische Rechnung, IPC-2152 die moderne, messdatenbasierte. Für den Hausgebrauch reicht IPC-2221; bei hohen Strömen sollte man beide vergleichen.
Der Rechner
Leiterbahnbreite nach IPC-2221
A = (I / (k · ΔT^0,44))^(1/0,725) · k = 0,048 außen, 0,024 innen A ergibt sich in Quadrat-Mil; geteilt durch die Kupferdicke ergibt sich die Breite. Innenlagen tragen bei gleicher Breite nur etwa die Hälfte, weil die Wärme schlechter abgeführt wird.
Richtwerte für 35 µm Kupfer, Außenlage
Alle Werte stammen aus derselben IPC-2221-Formel wie der Rechner oben — sie sind untereinander konsistent und lassen sich dort nachrechnen.
| Strom | Breite bei ΔT = 10 K | Breite bei ΔT = 20 K | Breite bei ΔT = 40 K |
|---|---|---|---|
| 0,5 A | 0,12 mm | 0,08 mm | 0,05 mm |
| 1 A | 0,30 mm | 0,20 mm | 0,13 mm |
| 2 A | 0,78 mm | 0,51 mm | 0,34 mm |
| 3 A | 1,37 mm | 0,90 mm | 0,59 mm |
| 5 A | 2,77 mm | 1,82 mm | 1,19 mm |
| 10 A | 7,19 mm | 4,72 mm | 3,10 mm |
Ab etwa 5 A wird eine Leiterbahn unpraktisch breit. Die üblichen Auswege: dickeres Kupfer (2 oz halbiert die Breite), mehrere Lagen parallel mit vielen Vias, eine Kupferfläche statt einer Bahn, eine aufgelötete Kupferschiene, oder die Lötstoppmaske über der Bahn weglassen und sie dick verzinnen. Letzteres bringt real etwa 20–40 % — nicht mehr, weil Lot deutlich schlechter leitet als Kupfer.
IPC-2221 gegen IPC-2152
IPC-2221
- Basiert auf konservativen Messungen aus den 1950er-Jahren (Ursprung MIL-STD-275)
- Einfache Formel, überall implementiert — für den Hausgebrauch auf der sicheren Seite
- Berücksichtigt weder Platinenmaterial noch benachbarte Kupferflächen
IPC-2152
- Von 2009, auf Basis systematischer moderner Messungen
- Berücksichtigt Platinendicke, Material, Umgebung und benachbarte Kupferflächen als Kühlkörper
- Genauer, oft weniger Breite nötig — arbeitet mit Diagrammen und Korrekturfaktoren statt einer Formel
- Für Entwürfe mit hohen Strömen die richtige Grundlage
Ein Effekt, den erst IPC-2152 erfasst: Parallel geführte stromführende Bahnen heizen sich gegenseitig auf — im Bündel wird eine Bahn deutlich heißer als isoliert gerechnet. Leistungsbahnen deshalb mit Abstand führen oder die Erwärmung messen.
Der andere Grenzwert: Spannungsfall
R = ρ · l / (b · d) mit ρ_Cu = 0,0175 Ω·mm²/m Bei 35 µm Kupfer hat eine 1 mm breite Bahn etwa 0,5 mΩ je mm Länge.
Beispiel: 100 mm Bahn, 1 mm breit, 35 µm, 2 A → R = 50 mΩ, Spannungsfall 100 mV = 3 % von 3,3 V. Für einen Mikrocontroller unkritisch, für eine Referenz zu viel. Bei empfindlicher Analogtechnik begrenzt der Spannungsfall die Bahnbreite, nicht die Erwärmung.
Abstände und Spannungsfestigkeit
| Spannung zwischen Leitern | Außen, unbeschichtet (B2) | Außen, mit Schutzlack (B4) | Anmerkung |
|---|---|---|---|
| bis 30 V | 0,1 mm | 0,05 mm | Hier begrenzt meist die Fertigung, nicht die Norm |
| bis 100 V | 0,6 mm | 0,13 mm | — |
| bis 150 V | 0,6 mm | 0,4 mm | — |
| bis 300 V | 1,25 mm | 0,4 mm | Netzspannung nach Gleichrichtung |
| bis 500 V | 2,5 mm | 0,8 mm | — |
Werte nach IPC-2221B, Tabelle 6-1. Innenlagen (B1) dürfen enger. Ob normaler Lötstopplack als „permanent coating“ im Sinn von B4 zählt, ist umstritten — im Zweifel mit B2 rechnen.
Für netzbetriebene Geräte gelten strengere Regeln. Dort unterscheidet man Luftstrecke (kürzester Weg durch die Luft) und Kriechstrecke (entlang der Oberfläche), abhängig von Verschmutzungsgrad, Überspannungskategorie und Isolationsart (Basis-, Zusatz- oder verstärkte Isolierung). Maßgeblich ist EN IEC 62368-1 bzw. EN 61010-1. Für verstärkte Isolierung zwischen Netz und Sekundärseite sind typisch 6–8 mm nötig — deutlich mehr als die IPC-Tabelle oben nahelegt. Zusätzlich hilft ein Isolationsschlitz (durchgefräster Spalt) unter Optokopplern und Übertragern.
Praktische Layoutregeln für Leistungspfade
Hin- und Rückleiter nebeneinander
Möglichst übereinander auf benachbarten Lagen. Das minimiert die Schleifenfläche und damit die Induktivität und Abstrahlung.Keine scharfen Ecken bei hohen Strömen
Nicht wegen Stromdichte — der Effekt ist gering —, sondern weil beim Ätzen an spitzen Ecken Säure stehen bleibt. 45°-Knicke sind der Standard.Vias großzügig setzen
Jeder Lagenwechsel eines Leistungspfads braucht mehrere Vias. Ein einzelnes 0,3-mm-Via ist bei 3 A der Engpass.Shunts vierleitrig anschließen
Die Messabgriffe direkt am Bauteilkörper, innerhalb der Stromanschlüsse. Sonst misst man den Widerstand der Zuleitung mit.Wärmequellen verteilen
Nicht alle Leistungsbauteile nebeneinander. Kupferflächen als Kühlkörper vorsehen und thermisch anbinden — die Rechnung dazu steht im Datenblatt als „Recommended PCB Layout“.Quellen
- IPC-2221B — Abschnitt 6.2 (Leiterbahnbreite) und Tabelle 6-1 (Abstände).
- IPC-2152 — Standard for Determining Current Carrying Capacity in Printed Board Design.
- EN IEC 62368-1 und EN 61010-1 — Luft- und Kriechstrecken bei Netzspannung.
- Rechner: das eingebaute Werkzeug in KiCad (Werkzeuge → Rechner → Leiterbahnbreite) und Leiton Leiterbahnerwärmung.
07 / 10Layout-Regeln & Masse
Gutes Layout entsteht beim Platzieren, nicht beim Routen. Wer Bauteile nach Signalfluss und Funktionsgruppen anordnet, hat danach kaum Probleme. Wer erst alles hinlegt und dann verbindet, kämpft mit jeder Leiterbahn.
Reihenfolge beim Layout
Mechanik zuerst
Platinenumriss, Befestigungsbohrungen, Steckverbinder, Bedienelemente, Bauteile mit vorgegebener Position. Diese Dinge sind nicht verhandelbar — alles andere ordnet sich ihnen unter.Funktionsgruppen bilden
Spannungsversorgung, Mikrocontroller mit seiner Beschaltung, Analogteil, Leistungsteil, Schnittstellen. Jede Gruppe bleibt räumlich zusammen.Kritische Bauteile platzieren
Schaltregler mit ihrer heißen Schleife, Quarz beim Controller, Abblockkondensatoren an den Versorgungspins, Analog-Eingangsstufe nah am Wandler.Masseflächen anlegen
Bevor geroutet wird, nicht danach. Dann sieht man sofort, wo Engstellen entstehen.Versorgung routen
Breite Bahnen oder Flächen, kurze Wege, ausreichend Vias.Kritische Signale routen
Takte, differentielle Paare, empfindliche Analogsignale, Rückkopplungspfade von Reglern.Rest routen
Alles Unkritische zuletzt — notfalls mit Umwegen.Aufräumen und prüfen
DRC fehlerfrei, Beschriftung lesbar, 3D-Ansicht kontrollieren, Gerber-Dateien im Betrachter durchgehen.Masseführung — die wichtigsten Regeln
Eine durchgehende Massefläche
Keine Aufteilung in „Analogmasse“ und „Digitalmasse“, solange man nicht genau weiß, warum. Eine geschlitzte Massefläche zwingt Rückströme auf Umwege und macht aus dem Umweg eine Antenne — sie verursacht in der Praxis mehr Probleme, als sie löst.
Rückstrompfad mitdenken
Bei hohen Frequenzen fließt der Rückstrom direkt unter der Leiterbahn. Führt die Bahn über einen Schlitz in der Massefläche, entsteht eine große Schleife — das ist die häufigste Ursache für EMV-Probleme.
Lagenwechsel mit Massevia
Wechselt ein schnelles Signal die Lage, braucht sein Rückstrom ebenfalls einen Weg. Ein Massevia direkt daneben liefert ihn.
Sternpunkt bei Analogschaltungen
Für niederfrequente Präzisionsanalogtechnik: alle Massepunkte auf einen gemeinsamen Punkt führen, damit Lastströme keinen Spannungsabfall im Messpfad erzeugen. Das ist etwas anderes als eine getrennte Massefläche.
Leistungsmasse gezielt führen
Der Rückstrom einer H-Brücke oder eines Schaltreglers gehört nicht durch den Massebereich unter dem Analogeingang. Platzieren, nicht schlitzen.
Kupferflächen anbinden
Nicht angeschlossene Kupferinseln wirken als Antennen. Entweder sauber mit Masse verbinden oder entfernen.
Der Klassiker: „Analog- und Digitalmasse trennen“. Bei heutigen Flankensteilheiten richtet ein Schlitz in der Massefläche fast immer mehr Schaden an als Nutzen. Ausnahme: Wandler mit getrennten AGND-/DGND-Pins und klarer Datenblatt-Vorgabe. Im Zweifel: eine Fläche, sorgfältig platzieren.
Abblockung
| Maßnahme | Detail | Warum |
|---|---|---|
| 100 nF je Versorgungspin | Bauform 0402 oder 0603, direkt am Pin | Liefert den Strom für schnelle Schaltvorgänge, bevor die Versorgungsleitung reagieren kann |
| Kurze Schleife | Kondensator, Pin und Massevia in wenigen Millimetern | Die Zuleitungsinduktivität bestimmt die Wirkung, nicht der Kapazitätswert. 5 mm Leitung sind 5 nH — bei 100 MHz sind das 3 Ω |
| Via direkt am Kondensator | Nicht über eine lange Bahn zur Massefläche | Dasselbe Argument |
| Zusätzlich 1–10 µF je Zweig | Bauform 0805 oder 1206 | Deckt langsamere Lastwechsel ab |
| Elko am Eingang | 10–470 µF | Energiespeicher für die Versorgung insgesamt |
| Nicht zu viele parallel | Zwei Werte reichen meist | Sehr viele unterschiedliche Werte parallel erzeugen Antiresonanzen — die vermeintliche Verbesserung wird zur Störstelle |
Wärme im Layout
Kupferfläche als Kühlkörper
Bei SMD-Leistungsbauteilen ist die angeschlossene Kupferfläche der Kühlkörper. Das Datenblatt gibt an, welche Fläche welchem Wärmewiderstand entspricht — der Unterschied zwischen minimalem Pad und 6 cm² Fläche kann Faktor drei betragen.Thermische Vias
Unter Kühlpads zur Kupferfläche auf der Rückseite — Raster und Größe: Lagenaufbau → Durchkontaktierungen.Wärmequellen verteilen
Nicht alle Leistungsbauteile in eine Ecke. Und temperaturempfindliche Bauteile — Referenzen, Quarze, Sensoren — davon fernhalten.Thermal Relief bei Lötpads
Ein Pad, das direkt an einer großen Kupferfläche hängt, lässt sich kaum von Hand löten, weil die Wärme sofort abfließt. Für Handbestückung Wärmefallen (Speichen) verwenden, für maschinelle Bestückung direkte Anbindung.Temperatur messen
Bei der ersten Inbetriebnahme mit Wärmebildkamera oder Kontaktthermometer. Ein Bauteil, das über 100 °C geht, altert erheblich schneller.Abstände und mechanische Vorgaben
| Element | Empfehlung |
|---|---|
| Abstand Kupfer zum Platinenrand | mindestens 0,3 mm, besser 0,5 mm — beim Fräsen entstehen sonst Grate und Kurzschlüsse |
| Befestigungsbohrungen | Kupferfreie Zone rundum, außer die Bohrung soll bewusst mit Masse verbunden sein. Platz für Schraubenkopf und Unterlegscheibe einplanen |
| Nutzentrennung | Bei Ritzung (V-Cut) mindestens 0,5 mm Abstand von Bauteilen zur Trennlinie; bei Fräsen mit Haltestegen Bruchstellen einplanen |
| Bauteilhöhe | Im 3D-Modell prüfen — vor allem bei Gehäusen mit knappem Innenmaß |
| Bestückungsdruck | Nie auf Pads. Bezeichner so setzen, dass sie nach dem Bestücken lesbar bleiben |
| Polaritätsmarkierung | Für Dioden, Elkos und ICs im Bestückungsdruck und möglichst auch in der Kupferlage — beim Nachbestücken Gold wert |
Prüfliste vor der Fertigung
Elektrisch
- DRC fehlerfrei, gegen die Fertigervorgaben
- Alle Netze verbunden, keine ungerouteten Verbindungen
- Abblockkondensatoren an jedem Versorgungspin, kurz angebunden
- Leistungsbahnen breit genug
- Massefläche durchgehend, keine unnötigen Schlitze
- Prüfpunkte an allen Versorgungen
Mechanisch und Fertigung
- Umriss stimmt, Bohrungen an der richtigen Stelle
- 3D-Ansicht ohne Kollisionen
- Bestückungsdruck lesbar, Pin 1 markiert
- Projektname und Version auf der Platine
- Gerber-Dateien im Betrachter kontrolliert
- Stückliste vollständig mit Herstellerteilenummern
Quellen
- Henry W. Ott, Electromagnetic Compatibility Engineering, Kapitel 16 und 17 — Leiterplattenlayout und Masseführung.
- Rick Hartley, How to Achieve Proper Grounding — Vortrag, frei verfügbar; die klarste Darstellung des Rückstrompfad-Arguments.
- Texas Instruments, PCB Design Guidelines For Reduced EMI (SZZA009) und die Layoutabschnitte der Regler-Datenblätter.
- IPC-2221B, Abschnitte zu Abständen und thermischen Anforderungen.
- EMV-Grundlagen (Kopplungswege, Filter, Schirmung): Elektrotechnik → EMV.
08 / 10Signalintegrität & Impedanz
Nicht die Taktfrequenz entscheidet, ob Signalintegrität ein Thema ist, sondern die Flankensteilheit. Ein 1-kHz-Signal mit 1 ns Anstiegszeit enthält Frequenzanteile bis über 300 MHz — und verhält sich auf einer 10 cm langen Leitung entsprechend.
Wann eine Leitung zur Leitung wird
l_krit ≈ t_r · v / 6 · f_wichtig ≈ 0,35 / t_r v ≈ 14–15 cm/ns auf Innenlagen (Stripline), ≈ 17–18 cm/ns auf Außenlagen (Microstrip, FR4). Bei t_r = 1 ns ergibt das eine kritische Länge von rund 2,5–3 cm.
| Anstiegszeit | Bandbreite | Kritische Länge (Außenlage) | Typisch für |
|---|---|---|---|
| 10 ns | 35 MHz | ≈ 30 cm | Langsame Logik, 74HC bei niedriger Last |
| 5 ns | 70 MHz | ≈ 15 cm | Mikrocontroller-GPIO mit gedrosselter Flanke |
| 2 ns | 175 MHz | ≈ 6 cm | Standard-GPIO, SPI bei hoher Rate |
| 1 ns | 350 MHz | ≈ 3 cm | Schnelle Ausgangstreiber, DDR-Steuerleitungen |
| 0,3 ns | 1,2 GHz | ≈ 1 cm | USB HS, HDMI, Ethernet-PHY |
Die einfachste Gegenmaßnahme: Flanken langsamer machen, wo es geht. Viele Mikrocontroller haben eine einstellbare Ausgangsgeschwindigkeit („Slew Rate Control“) — die niedrigste Stufe, die noch funktioniert, ist die richtige. Ein Serienwiderstand von 22–47 Ω wirkt ähnlich und terminiert gleichzeitig.
Wellenwiderstand
| Schnittstelle | Zielimpedanz | Ausführung |
|---|---|---|
| USB 2.0 | 90 Ω differentiell | Enges Paar, Längendifferenz < 1,25 mm |
| Ethernet (100/1000BASE-T) | 100 Ω differentiell | Vier Paare, Übertrager oder integrierte Magnetik |
| HDMI / DisplayPort | 100 Ω differentiell | Längenausgleich innerhalb und zwischen den Paaren |
| LVDS | 100 Ω differentiell | Abschluss am Empfänger |
| CAN | 120 Ω differentiell | Abschluss an beiden Leitungsenden, nicht dazwischen |
| HF, Antennen | 50 Ω single-ended | Koplanar mit Masse oder Microstrip, durchgehende Massefläche darunter |
| Speicherbus (DDR) | 40–60 Ω single-ended | Herstellervorgabe, Längenausgleich zwingend |
Die nötige Leiterbahnbreite hängt vom Lagenabstand, der Kupferdicke und ε_r ab. Der Rechner in KiCad (Werkzeuge → Rechner → Übertragungsleitungen) liefert sie für Microstrip und Stripline. Wer es genau braucht, bestellt beim Fertiger eine Impedanzkontrolle — dann liefert dieser den exakten Aufbau und die passenden Breiten.
Terminierung
Serienterminierung (Quelle)
Widerstand direkt am Ausgang, sodass Treiberwiderstand plus Widerstand dem Wellenwiderstand entsprechen. Meist 22–47 Ω. Die einfachste und häufigste Lösung — verbraucht keinen Ruhestrom.
Parallelterminierung (Ende)
Widerstand am Empfänger gegen Masse oder Versorgung. Wirksam, aber zieht dauerhaft Strom.
Thévenin-Terminierung
Zwei Widerstände als Teiler am Empfänger. Setzt gleichzeitig einen Ruhepegel — bei Bussen üblich.
AC-Terminierung
Widerstand plus Kondensator in Reihe. Kein Gleichstromverbrauch, aber zusätzliche Bauteile.
Differentieller Abschluss
Ein Widerstand zwischen den beiden Leitungen am Empfänger, meist 100 oder 120 Ω. Bei CAN und RS-485 an beiden Enden des Busses, nirgends dazwischen.
Wo Terminierung fehlt
Symptome: Überschwingen über die Versorgungsspannung, Doppelflanken, sporadische Fehler bei bestimmten Datenmustern. Am Oszilloskop mit kurzer Federklemme messen — eine lange Masseklemme erzeugt das Klingeln selbst.
Differentielle Paare routen
Zusammen und eng führen
Der Abstand zwischen den beiden Leitungen sollte über die ganze Strecke konstant bleiben. Er bestimmt zusammen mit der Breite die differentielle Impedanz.Längen ausgleichen
Innerhalb des Paares typisch unter 0,1–0,15 mm Differenz. Der Ausgleich sollte möglichst nahe an der Stelle erfolgen, wo die Differenz entsteht.Durchgehende Bezugsfläche
Kein Schlitz unter dem Paar. Bei einem Lagenwechsel Massevias direkt daneben.Symmetrie erhalten
Beide Leitungen sollen dieselben Umgebungsbedingungen sehen — gleiche Anzahl Vias, gleiche Nachbarschaft, gleiche Länge im Stecker.Abstand zu anderen Signalen
Faustregel: mindestens der dreifache Abstand zur Bezugsfläche (3W-Regel) zu benachbarten Leitungen.Stichleitungen vermeiden
Ein ungenutzter Abzweig wirkt als Resonator. ESD-Schutzdioden gehören direkt in die Leitung, nicht an einen Stich.Takte und Quarze
| Regel | Begründung |
|---|---|
| Quarz direkt am Controller | Wenige Millimeter Leitungslänge. Die Schwingschaltung ist hochohmig und störempfindlich |
| Lastkondensatoren nach Datenblatt | C_L = 2·(C_Last − C_Streu). Falsche Werte verstimmen die Frequenz oder verhindern das Anschwingen |
| Massefläche unter dem Quarz | Und eine Kupferinsel als Schirm um ihn herum, mit Masse verbunden |
| Nichts unter oder neben dem Quarz routen | Besonders keine schnellen Signale und keine Schaltregler |
| Taktleitungen kurz und mit Serienwiderstand | Der Takt ist die stärkste Schmalbandquelle auf jeder Platine |
| Takte nicht über Steckverbinder | Wenn es sein muss: differentiell übertragen und beidseitig Masse mitführen |
Fehlersuche bei Signalproblemen
Symptome und Ursachen
- Überschwingen über V_CC: fehlende Terminierung, zu steile Flanke
- Doppelte Flanken: Reflexion an einem Impedanzsprung
- Fehler nur bei bestimmten Datenmustern: Übersprechen oder Versorgungseinbruch bei gleichzeitigem Schalten
- Fehler nur bei angeschlossenem Kabel: das Kabel wirkt als Antenne, Filter fehlt
- Bus läuft langsam, aber nicht schnell: zu hohe Kapazität, zu schwacher Pull-up, Leitung zu lang
Richtig messen
- Kurze Federklemme statt Krokodilklemme — eine 10 cm lange Masseleitung erzeugt das Klingeln selbst
- Tastkopf auf 10:1 stellen, sonst belastet die Kapazität das Signal
- An beiden Enden der Leitung messen, nicht nur beim Empfänger
- Für differentielle Signale einen Differenztastkopf verwenden
- Augendiagramm nutzen, wenn das Oszilloskop es beherrscht
Quellen
- Howard Johnson, Martin Graham, High-Speed Digital Design: A Handbook of Black Magic — der Klassiker.
- Eric Bogatin, Signal and Power Integrity — Simplified, Prentice Hall.
- Texas Instruments, High-Speed Layout Guidelines (SCAA082) und die Layoutabschnitte der jeweiligen PHY-Datenblätter.
- KiCad-Rechner für Microstrip und Stripline; Fertigerangebote zur Impedanzkontrolle.
09 / 10Fertigungsdaten & Bestellung
Die Bestellung ist der Moment, in dem Fehler teuer werden. Zehn Minuten Prüfung der Fertigungsdaten sparen zwei Wochen Wartezeit. Der wichtigste Schritt: die erzeugten Gerber-Dateien im Betrachter öffnen und Lage für Lage ansehen — nicht das Layout, sondern das, was der Fertiger bekommt.
Welche Dateien gebraucht werden
| Datei | Inhalt | Anmerkung |
|---|---|---|
| Gerber je Kupferlage | F.Cu, In1.Cu, In2.Cu, B.Cu | Format Gerber X2 enthält Lagenzuordnung und Netznamen als Metadaten — deutlich weniger Missverständnisse |
| Lötstoppmaske | F.Mask, B.Mask | Definiert, wo keine Maske ist — also die freien Pads |
| Bestückungsdruck | F.Silkscreen, B.Silkscreen | Beschriftung; darf nicht auf Pads liegen |
| Pastenmaske | F.Paste, B.Paste | Nur für die Lotpastenschablone nötig |
| Umriss | Edge.Cuts | Der Fräsweg. Muss eine geschlossene Kontur sein |
| Bohrdaten | Excellon (.drl) | Getrennt nach durchkontaktiert (PTH) und nicht durchkontaktiert (NPTH) |
| Positionsdatei | Centroid / Pick-and-Place (.pos, .csv) | Nur bei maschineller Bestückung. Koordinaten, Drehung, Lage |
| Stückliste | BOM (.csv) | Mit Herstellerteilenummern und Bestellnummern |
Viele Fertiger nehmen direkt die KiCad-Datei (.kicad_pcb) — bequem, aber anbietergebunden. Gerber-Dateien trotzdem erzeugen und mit dem Projekt archivieren: Sie sind das herstellerunabhängige Austauschformat.
Prüfen, bevor bestellt wird
Gerber-Betrachter öffnen
Alle Lagen laden, einzeln ein- und ausblenden. Sind alle da? Stimmt die Ausrichtung? Ist der Umriss geschlossen?Lötstoppmaske kontrollieren
Sind alle Pads frei? Gibt es Bereiche, wo die Maske fehlt und Kupfer offen liegt, obwohl es nicht soll?Bohrdaten überlagern
Liegen alle Bohrungen in Pads? Fehlt eine Befestigungsbohrung? Sind durchkontaktierte und nicht durchkontaktierte Bohrungen richtig getrennt?Bestückungsdruck lesen
Ist er nach dem Bestücken noch sichtbar? Überlagert er Pads? Ist Pin 1 markiert?Fertigungsgrenzen abgleichen
Minimale Bahnbreite, minimaler Abstand, kleinster Bohrdurchmesser, Restring — gegen die veröffentlichten Angaben des gewählten Fertigers.Datenvorschau des Fertigers ansehen
Die meisten zeigen nach dem Hochladen eine Vorschau. Die letzten fünf Minuten vor dem Absenden sind die wertvollsten.Design for Manufacturing
| Punkt | Standardgrenze | Warum |
|---|---|---|
| Minimale Leiterbahnbreite | 0,127 mm (5 mil) | Darunter steigen Kosten und Ausschussrate deutlich |
| Minimaler Abstand | 0,127 mm | Ätzprozessgrenze |
| Kleinste Bohrung | 0,3 mm (Standardklasse) | Mechanisch bis ≈ 0,15 mm gegen Aufpreis; darunter Laser (Micro Via, HDI) |
| Restring | 0,15 mm | Das Kupfer rund um die Bohrung. Zu klein heißt Ausbrüche bei Bohrtoleranzen |
| Kupfer zum Rand | 0,3 mm | Fräser hat Toleranz; Grate erzeugen Kurzschlüsse |
| Kleinste Beschriftung | 0,8–1 mm Höhe, 0,15 mm Strichstärke | Kleiner wird unleserlich oder verschwindet ganz |
| Lötstoppsteg | 0,1 mm | Zwischen zwei Pads. Darunter läuft die Maske zusammen |
| Nutzen und Ritzung | Panel mit V-Cut oder Fräsung | Bei kleinen Platinen spart ein Nutzen Geld; Bauteile 0,5 mm von der Trennlinie fernhalten |
Die Grenzen unterscheiden sich je Fertiger und Preisklasse. Wer die Standardklasse nutzt (die billigste), bekommt oft 0,127 mm als Minimum; feinere Strukturen kosten Aufpreis oder sind gar nicht möglich. Die Fertigervorgaben vor dem Layout in die Entwurfsregeln des Werkzeugs eintragen — dann meldet die DRC Verstöße sofort statt erst bei der Bestellung.
Fertiger im Vergleich
| Anbieter | Sitz | Preis | Besonderheit |
|---|---|---|---|
| JLCPCB | China | sehr günstig | Bestückung mit eigenem Bauteillager, sehr schnell. Zoll und Versand beachten |
| PCBWay | China | günstig | Breites Angebot bis Sonderaufbauten, guter Kundendienst |
| Aisler | Niederlande | mittel | EU-Fertigung, sehr einfacher Ablauf, direkte KiCad-Anbindung |
| Eurocircuits | Belgien/Deutschland | mittel bis hoch | Sehr gute Datenprüfung mit Rückmeldung, EU-Fertigung, Kleinserien |
| Multi-CB | Deutschland | mittel | Viele Optionen, ausführliche technische Angaben |
| Würth Elektronik | Deutschland | hoch | Für Serien und anspruchsvolle Aufbauten |
Außerhalb der EU bestellt: Einfuhrumsatzsteuer und ggf. Zoll einrechnen — bei kleinen Mengen bleibt der Preisvorteil trotzdem meist erheblich. Für in Verkehr gebrachte Produkte zählt zusätzlich die Rückverfolgbarkeit der Fertigung.
Bestückung durch den Fertiger
Bauteile aus dem Anbieterlager wählen
Wer die im Lager vorhandenen Teile verwendet, spart die Beschaffung und Einrichtekosten. Die Auswahl früh prüfen — sie beeinflusst die Bauteilauswahl im Schaltplan.Drehwinkel prüfen
Die häufigste Fehlerquelle bei maschineller Bestückung. Die Bezugsorientierung des Fertigers weicht oft von der des Werkzeugs ab; die meisten veröffentlichen eine Tabelle mit den erwarteten Winkeln je Bauform.Polarität eindeutig machen
Bei Dioden, Elkos und ICs im Bestückungsdruck und in der Kupferlage markieren. Fehlende Markierungen führen zu Rückfragen — oder zu falsch bestückten Platinen.Einseitig bestücken lassen
Beidseitige Bestückung kostet einen zweiten Durchlauf. Wo möglich alle SMD-Teile auf eine Seite legen.Durchsteckbauteile selbst löten
Bei kleinen Stückzahlen fast immer günstiger, weil Handbestückung beim Fertiger teuer ist.Erstmuster prüfen lassen
Manche Anbieter bieten eine Freigabe anhand von Fotos vor der Serie. Nutzen — es fängt Verwechslungen ab.Selbst bestücken
Schablone
Edelstahl, mit Rahmen oder ohne. Kostet 5–20 € und macht den Unterschied zwischen mühsamem Aufbringen von Hand und einem sauberen Pastenauftrag in Sekunden.
Lotpaste
Bleifrei SAC305 als Standard, Korngröße Typ 4 für feine Raster. Kühl lagern, vor Gebrauch auf Raumtemperatur bringen, Haltbarkeit beachten.
Heizplatte oder Reflow-Ofen
Für kleine Platinen genügt eine geregelte Heizplatte, für größere ein Ofen mit Profilsteuerung. Details in Löten → Heizplatte.
Nacharbeit
Heißluft, Flussmittel, Entlötlitze, Mikroskop. Für QFN und BGA unverzichtbar — siehe Löten → Heißluft & Reflow.
Quellen
- Ucamco, Gerber Format Specification — die maßgebliche Definition, inklusive X2-Erweiterungen.
- IPC-A-600 (Abnahmekriterien für Leiterplatten) und IPC-A-610 (für Baugruppen).
- Fertigervorgaben: JLCPCB, PCBWay, Aisler, Eurocircuits, Multi-CB — jeweils die Seite mit den Fertigungsgrenzen.
- Löt- und Reflow-Praxis: Löten.
10 / 10Bestückung & Erstinbetriebnahme
Eine neue Platine wird nicht eingeschaltet, sondern in Betrieb genommen. Der Unterschied: Strombegrenzung, Baugruppe für Baugruppe, mit Messgerät statt mit Hoffnung. Die ersten fünf Minuten entscheiden, ob man einen Fehler findet oder eine Platine verliert.
Bestücken in der richtigen Reihenfolge
Flach vor hoch
Erst SMD, dann Durchsteckbauteile, zuletzt hohe Teile wie Elkos und Steckverbinder — sonst liegt die Platine nicht mehr plan auf.Nur die Spannungsversorgung zuerst
Regler, Kondensatoren, Schutzbeschaltung. Alles andere bleibt vorerst unbestückt.Versorgung prüfen, bevor der Rest kommt
Ein Regler, der 12 V statt 3,3 V liefert, zerstört sonst jeden Baustein der Platine gleichzeitig.Controller und Debug-Anschluss
Erst wenn die Versorgung stimmt. Danach prüfen, ob sich der Baustein über SWD meldet → Embedded → Debuggen.Peripherie einzeln
Eine Baugruppe nach der anderen mit jeweils einem kurzen Test. Der Aufwand wirkt übertrieben — bis der erste Fehler in zehn Sekunden statt in drei Stunden gefunden ist.Lotpaste und Reflow — die Eckwerte
| Phase | Temperatur | Dauer | Was dabei passiert |
|---|---|---|---|
| 1 · Vorheizen (Ramp) | 25 → 150 °C, höchstens 3 K/s | 60–90 s | Lösungsmittel dampfen aus der Paste ab. Zu schnell erzeugt Spritzer und Lotperlen |
| 2 · Soak | 150–180 °C | 60–120 s | Flussmittel wird aktiv, Temperatur gleicht sich über die Platine an |
| 3 · Peak (Reflow) | bleifrei 240–250 °C · bleihaltig 205–215 °C | 30–60 s über Schmelzpunkt | Lot wird flüssig, Bauteile ziehen sich mittig (Self-Alignment) |
| 4 · Abkühlen | Peak → unter 100 °C, höchstens 6 K/s | — | Schockkühlen macht Lötstellen spröde und verzieht das Board |
Peak-Regel: 20–30 K über dem Schmelzpunkt des Lots, so kurz wie möglich. SAC305 schmilzt bei 217–220 °C, Sn63Pb37 bei 183 °C. Das Datenblatt der Paste schlägt jede Ofenvoreinstellung — vollständiges Profil samt Heizplattenpraxis unter Löten → Heizplatte und Heißluft & Reflow.
| Material | Kennwert | Anmerkung |
|---|---|---|
| Lotpaste Typ 3 | Korngröße 25–45 µm | Standard bis etwa 0,5 mm Raster |
| Lotpaste Typ 4 | Korngröße 20–38 µm | Für QFN, 0402 und feinere Raster; teurer und kürzer haltbar |
| Lagerung | kühl, 0–10 °C | Vor dem Öffnen verschlossen auf Raumtemperatur bringen (zwei bis vier Stunden), sonst schlägt sich Wasser nieder |
| Schablonendicke | 0,10–0,12 mm | Dünner nur bei sehr feinem Raster; Öffnungsverhältnis (Fläche zu Wandfläche) über 0,66 halten, sonst bleibt die Paste in der Öffnung |
Sichtprüfung vor dem Einschalten
| Prüfung | Werkzeug | Wonach man sucht |
|---|---|---|
| Polarität | Auge, Lupe | Dioden, Elkos, ICs, Tantalkondensatoren — der häufigste Bestückungsfehler |
| Lötbrücken | Mikroskop, gegen Licht | Besonders an feinen Rastern und QFN-Kanten |
| Kalte Stellen | Mikroskop | Matte, kugelige Lötstellen ohne Benetzung → Löten → Fehler & Regeln |
| Verrutschte Bauteile | Auge | Grabsteineffekt bei Passiven, verdrehte ICs |
| Kurzschluss Versorgung–Masse | Multimeter, Widerstandsmessung | Unter 1 Ω ist praktisch sicher ein Kurzschluss, unter etwa 10 Ω verdächtig. Der Wert steigt beim Messen langsam an, weil das Messgerät die Abblockkondensatoren erst lädt |
| Durchgang wichtiger Netze | Durchgangsprüfer | Masse an allen Massepins, Versorgung an allen Versorgungspins |
Erstinbetriebnahme
1 · Netzteil vorbereiten
Spannung im Leerlauf einstellen, Strombegrenzung knapp über die Erwartung setzen — bei einer kleinen Baugruppe 50–150 mA. Danach anschließen.2 · Stromaufnahme beobachten
Geht das Netzteil sofort in die Begrenzung, liegt ein Kurzschluss vor: abschalten, suchen.3 · Spannungen messen
An jedem Prüfpunkt gegen Masse. Stimmen alle Werte — auch die, die man nicht erwartet hat?4 · Temperatur prüfen
Vorsichtig mit dem Finger oder mit der Wärmebildkamera. Ein heißes Bauteil zeigt den Fehler direkt an.5 · Rippel ansehen
Oszilloskop, AC-Kopplung, direkt am Versorgungspin. Ein Schaltregler mit 200 mV Rippel ist ein Problem, das später schwer zu finden ist.6 · Erst dann Signale und Firmware
Takt vorhanden? Reset auf dem inaktiven Pegel (bei nRST: High)? Meldet sich die Debug-Schnittstelle? Danach flashen.Rauchentwicklung ist ein Diagnosewerkzeug, aber ein teures. Wer ohne Strombegrenzung einschaltet, verliert bei einem Bestückungsfehler oft die ganze Baugruppe — und mit ihr die Information, welcher Fehler ursprünglich vorlag.
Fehlersuche auf einer neuen Platine
| Symptom | Wahrscheinliche Ursachen | Vorgehen |
|---|---|---|
| Sofortiger Kurzschluss | Lötbrücke, verpolter Elko, falsch bestücktes Bauteil, Kupferrest am Rand | Widerstand Versorgung–Masse messen, Baugruppen auftrennen, Wärmebild bei kleiner Spannung |
| Regler liefert keine Spannung | Enable-Pin offen, fehlender Kondensator, falsche Rückkopplungswiderstände, Baustein verdreht | Eingangsspannung prüfen, Enable messen, mit der Referenzschaltung im Datenblatt vergleichen |
| Controller meldet sich nicht | Kein Takt, Reset hängt, Boot-Pins falsch, Versorgungspin nicht angeschlossen, SWD-Pins umkonfiguriert | Alle Versorgungspins messen, Reset-Pegel prüfen, Quarz am Oszilloskop ansehen |
| Funktioniert nur manchmal | Kalte Lötstelle, Haarriss, fehlender Pull-Widerstand, Versorgungseinbruch | Vorsichtig biegen und dabei messen, Versorgung im Betrieb am Oszilloskop beobachten |
| Bus antwortet nicht | Adressfehler, fehlende Pull-ups, SPI-Modus falsch, Leitungen vertauscht | Logikanalysator anschließen → Bussysteme |
| Störungen im Analogteil | Schaltregler-Einkopplung, Masseschleife, fehlende Abblockung | Spektrum ansehen: Spitzen bei der Schaltfrequenz zeigen die Quelle → Layout-Regeln |
Nacharbeit und zweite Runde
Erlaubte Korrekturen am Prototyp
- Fädeldraht: lackisolierter Draht 0,1–0,2 mm, mit Heißkleber oder Lack gegen Abreißen fixieren
- Leiterbahn auftrennen: zweimal mit dem Skalpell einritzen, Stück abheben, mit dem Durchgangsprüfer kontrollieren
- Bauteil huckepack: zusätzlicher Widerstand oder Kondensator direkt auf ein bestehendes Bauteil — sieht schlecht aus, ist für einen Prototyp in Ordnung
- Jede Änderung sofort in den Schaltplan eintragen, mit Foto
Was die zweite Runde ruiniert
- Änderungen nur auf der Platine, nicht im Projekt — die nächste Fertigung übernimmt den alten Fehler
- Korrekturen einzeln über Wochen ins Layout tragen: dabei geht etwas verloren
- Keine sichtbare Versionsnummer auf der Platine — zwei Stände werden sicher verwechselt
- Den Prototyp wegwerfen, statt ihn beschriftet als Referenz zu behalten
- Nur Fehler sammeln: auch notieren, was zu eng saß, welcher Prüfpunkt fehlte, welches Bauteil nicht lieferbar war
Quellen
- IPC-A-610 — Abnahmekriterien für elektronische Baugruppen; die Bildreferenz für gute und schlechte Lötstellen.
- IPC-7711/7721 — Nacharbeit und Reparatur von Leiterplatten (Fädeldrähte, Padreparatur).
- IPC/JEDEC J-STD-020 — Reflow-Profil und zulässige Höchsttemperaturen für Bauteile; IPC J-STD-005 für die Korngrößen der Lotpaste.
- Löttechnik, Profile und Fehlerbilder: Löten → SMD und Fehler & Regeln.
- Messgerätebedienung und systematische Fehlersuche: Elektronik 101 → Fehlersuche.
Weiter im Hub Mechatronik
Alle 12 Module im Mechatronik-Hub Mechanik & KonstruktionElektrotechnikAnalogtechnikDigitaltechnikInformationstechnikMikrocontroller & FirmwareRegelung, Sensoren & MotorenAutomatisierung & RobotikDrohnen & FPVProjekte, Vorgehen & LernpfadFormeln, Glossar & Katalog
Verwandt in anderen Hubs